한국마이크로전자 및 패키징학회

[시사저널e=이호길 기자] 삼성전자가 반도체 첨단 패키징 기술인 팬아웃(FO)-웨이퍼레벨패키지(WLP) 방식이 적용된 제품을 오는 4분기부터 양산할 예정이다. FO-WLP는 반도체 칩을 웨이퍼 위에 직접 실장한 뒤 패키징하는 기술로 두께가 얇아져 제품 소형화에 유리하고 원가를 낮출 수 있단 장점이 있다.

조병연 삼성전자 디바이스솔루션(DS)사업부 AVP사업팀 제품전략 파트장은 5일 경기도 수원컨벤션센터에서 열린 ‘2023년 첨단 패키징 기술 정기학술대회’에서 이같이 밝혔다. 조 파트장은 한국마이크로전자 및 패키징학회 주최로 열린 행사에서 ‘차세대 패키징 시장 전망과 기술 동향’이라는 주제로 발표했다.

그는 “삼성전자의 패키징 사업에 대해서 고개를 갸웃할 수 있지만, 2013년부터 3D 패키징을 했다. 2016년 고대역폭 메모리(HBM)를 양산했고, 2017년 이미지센서(CIS)에 적용했으며 2018년부터는 FO-패널레벨패키지(PLP)를 시작했다”며 “삼성전자는 PLP와 WLP 기술을 모두 가지고 있어 고객 대응이 가능한 상황이다. WLP는 올해부터 양산을 시작할 예정”이라고 말했다.

FO-PLP는 기존 원형 웨이퍼가 아니라 사각형 패널에 반도체 소자를 붙이는 방식이다. 삼성전자는 삼성전기와 협업해 FO-PLP 기술을 개발한 이후 2018년부터 웨어러블용 프로세서에 적용해왔다. FO-PLP는 첨단 패키징 공정 중 하나로 꼽히지만, 재배선(RDL) 기술을 활용해 배선 패턴을 미세화하는 방식으로 제품 성능을 높이거나 서로 다른 기능의 반도체를 결합해 성능을 개선하는 이종집적 구현에는 FO-WLP 기술이 더 유리하단 평가다.

삼성전자는 지난해 11월에 FO-WLP를 기반으로 대역폭과 용량을 2배 높인 그래픽 메모리 GDDR6W를 개발한 바 있다. GDDR6W 패키지는 높이가 0.7밀리미터(mm)로 기존 제품(1.1mm) 대비 두께가 36% 줄어든다. 열 특성과 성능을 높이고 단일 패키지당 입출력단자(I/O)를 확장해 대역폭이 향상된다. 지난해 FO-WLP 기술을 적용한 제품 개발에 성공한 만큼 올해 말부터 양산을 시도할 것으로 예상된다. 다만 FO-WLP 기술이 적용되는 제품은 아직 정해지지 않았다

파운드리 1위 업체인 TSMC는 지난 2016년 FO-WLP를 업계 최초로 상용화했다. 이 기술을 앞세워 삼성전자가 일부 생산했던 애플의 애플리케이션 프로세서(AP) 물량을 독차지했다.

조 파트장은 “첨단 패키징 시장에서 삼성전자는 TSMC 다음으로 많은 종류의 기술을 갖고 있는 회사다. 기술은 원래 보유하고 있었지만. 이제는 비즈니스 영업까지 할 수 있도록 AVP라는 조직이 새롭게 만들어졌다”고 설명했다.

삼성전자는 지난해 12월 패키징 기술 강화와 사업부 간 시너지 극대화를 위해 DS부문에 AVP 사업팀을 새롭게 구성했다. 강문수 파운드리사업부 부사장이 AVP 사업팀을 이끌고 있다.

삼성전자는 첨단 패키징 기술력 향상을 위한 생태계 구축도 강화할 계획이다. 회사는 전자컴퓨터설계자동화(EDA) 측면에서 시놉시스, 지멘스, 케이던스, 조립·테스트 아웃소싱(OSAT) 영역에서 앰코테크놀로지와 JCET, 인쇄회로기판(PCB)에서 삼성전기 등과 각각 협업 중이다.

조 파트장은 “삼성전자가 첨단 패키징을 혼자 하는 건 절대 불가능하다. TSMC는 ‘오픈 이노베이션 플랫폼(OIP)’이라는 얼라이언스를 만들어서 EDA 업체, 테스트 기업들과 같이 움직이고 있다”며 “삼성전자도 시장을 많이 확보한 상황은 아니기 때문에 생태계를 만들고 플랫폼을 꾸려가는 게 저희의 숙제가 될 것”이라고 말했다.

이호길 기자(always@sisajournal-e.com)